Доброго дня! Я випадково завантажив на ваш сервіс декілька звітів до лабораторних робіт: http://antibotan.com/file.html?work_id=529347http://antibotan.com/file.html?work_id=529346http://antibotan.com/file.html?work_id=529345 http://antibotan.com/file.html?work_id=529344 Мій логін: ui11Підтвердженням авторства є прізвище на документах, які я відправив.Якщо можливо, видаліть їх будь ласка, оскільки я їх ще не захистив. Пошта для зв’язку: panteliuk.dmytro@gmail.comЗ повагою,Пантелюк Дмитро 1. Які завдання під час проектування і застосування цифрових систем вирішує мова VHDL. Мова VHDL є фактично міжнародним стандартом в області автоматизації проектування цифрових систем, це вхідна мова багатьох сучасних систем автоматизованого проектування (САПР) як замовлених, так і програмованих логічних інтегральних схем (ПЛІС) та програмованих користувачем вентильних матриць FPGA. VHDL призначена, в першу чергу, для специфікації – точного опису проектованих систем і їх моделювання на початкових етапах проектування – алгоритмічному і логічному. За допомогою VHDL можна моделювати електронні схеми з врахуванням реального часу. VHDL дозволяє описувати поведінку, тобто алгоритми функціонування цифрових систем, а також ієрархічний функціонально-структурний опис систем, має засоби для опису паралельних асинхронних процесів, регулярних структур. Має можливості мови високого рівня – дозволяє створювати свої типи даних, має широкий набір арифметичних та логічних операцій і т.д. 2. Ієрархія представлення НВІС в структурній, функціональній та геометричній областях. Рівні проектування НВІС. Ця діаграма показує, як той же самий проект на системному рівні може мати поведінкове уявлення і структурне уявлення. Беручи до уваги, що поведінкове уявлення описує проект в термінах блок-схем і алгоритмів, структурне уявлення представляє проект в термінах процесорів, блоків пам'яті та інших логічних блоків. Точно так само поведінкове уявлення на рівні міжрегістрових пересилань представило б потік міжрегістрових пересилань набором поведінкових інструкцій, а структурне уявлення представляє той же самий потік набором компонентів і зв'язків між ними. На логічному рівні схема може бути представлена ​​булевими рівняннями чи кінцевими автоматами в поведінковому поданні, або як ланцюг пов'язаних вентилів і тригерів в структурному поданні. Геометричний рівень представлений як транзисторні функції в поведінковому рівні, як мікротранзисторів в структурному поданні, а також як топологія, осередки, кристали у фізичному поданні. Таким чином, модель Y-діаграми допомагає зрозуміти різні стадії і ступінь подробиці для уявлень проекту. Можна розширити цю модель, додавши аспекти верифікації моделі і випробування готового кристала Рівні проектування НВІС:Системний рівень опису (system-level description) проекту складається з поведінкового опису в термінах функцій, виразів, алгоритмів. На рівні регістрових передач (register transfer level) проект представляється сукупністю арифметичних і логічних вузлів, елементів пам'яті і т.п. Вентильний або логічний рівень (logic level) описує проект на рівні логічних вентилів (logic gates) і тригерів (flip-flops). У цьому випадку поведінка схеми може бути описано системою логічних рівнянь. Ці логічні елементи представляються на кремнієвому (топологічному) рівні (geometric level) у вигляді топологічних елементів і межз'єднань. 3. Основні класи IP-блоків. Важливим кроком в еволюції технології побудови систем на НВІС є проектування систем на кристалі (CнК, англ.: Systems-on-a-chip, SoC), відмінною рисою якого є використання функціонально закінчених готових компонентів з різних джерел. Такі готові блоки називають складними функціональними блоками (СФ-блоками) або IP-блоками, IP-модулями, IP-ядрами (від англ. Intellectual Property) Розрізняють три основні класи IP-блоків. Програмні IP-блоки - це коди на мові опису апаратури, які не прив'язані до конкретної реалізації і, отже, не можна дати точний прогноз про такі характеристики ІС, які зал...